ROM: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m typo |
m Bot: Sostituzione automatica (-<br/> +<br />) |
||
Riga 12:
==Esempi di memorie ROM==
Le memorie illustrate qui sotto servono a capire il funzionamento generale di una memoria ROM; quelle in commercio hanno stessi princìpi di funzionamento, ma sono sicuramente più complesse di queste sotto esposte.<br />
===ROM a diodi===
Riga 18:
La memoria in figura è una memoria a matrice di diodi. Essa è costituita, come illustrato sopra, da un decodificatore di riga a tre bit (l'intera parte di circuito a sinistra, terminante con la serie di porte AND) e dal codificatore a matrice di diodi. È evidente la sua struttura a griglia.
Per ognuna delle otto combinazioni delle tre linee di indirizzo A0, A1, A2 in ingresso al decodificatore, si abilita una sola delle otto uscite del decodificatore. I diodi di quella riga trasferiscono il livello logico alto alla rispettiva colonna; i diodi delle altre righe sono interdetti perché l'anodo è sicuramente a potenziale zero.<br />
Questa è la [[w:tabella della verità|tabella della verità]] della memoria illustrata in figura:<br />
{| border="1" cellspacing="1" cellpadding="9" align="center"
Riga 48:
[[Immagine:ROM_a_BJT.JPG|400px|thumb|Schema elettrico di una memoria ROM a transistor BJT.]]
La memoria in figura è una memoria ROM a transistor BJT. Tutti i collettori dei transistor sono collegati all'alimentazione + Vcc, alle basi arrivano le linee di uscita di un decodificatore (non rappresentato in figura), e infine alcuni emettitori sono collegati alle linee di uscita Y1, Y2, Y3, altri non lo sono. I transistor lavorano come interruttori elettronici, perciò o sono in saturazione (interruttore chiuso), o sono interdetti (interruttore aperto).<br />
In base alla combinazione del prodotto A1xA0, viene attivata una linea in ingresso (riga) alla volta: tutti i transistor con base collegata a quella riga vengono eccitati. Se gli emettitori sono collegati alla colonna corrispondente, essendo i transistor in saturazione, il potenziale +Vcc (corrispondente ad un livello logico alto) viene transferito alle uscite corrispondenti a ciascun transistor. Per la memoria in figura,<br />
- con A1=0 e A0=0 viene eccitata la prima riga; quindi<br />
'''Y3 Y2 Y1''' = '''1 1 1'''<br />
- con A1=0 e A0=1 viene attivata la seconda riga; quindi<br />
'''Y3 Y2 Y1''' = '''1 1 0'''<br />
- con A1=1 e A0=0 viene attivata la terza riga; quindi<br />
'''Y3 Y2 Y1''' = '''1 0 1'''<br />
- con A1=1 e A0=1 viene attivata la quarta riga; quindi<br />
'''Y3 Y2 Y1''' = '''0 1 1'''<br />
In fase di costruzione di una memoria ROM a BJT l'atto di collegare o meno l'emettitore di un transistor alla colonna corrispondente equivale quindi a mettere o meno un diodo in una memoria ROM a matrice di diodi.<br />
Le memorie ROM a BJT, a differenza di quelle a matrice di diodi, hanno una maggior velocità di funzionamento.
| |||