Materia:Architetture degli elaboratori: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Integrazione obbiettivi con Materia:Calcolatori elettronici |
Integrazione programma con Materia:Calcolatori elettronici |
||
Riga 21:
{{S|Informatica}}
* Modello di Von Neumann architecture
* Cenni di storia dei calcolatori
** Generazioni di computers
* Rappresentazioni Logiche▼
* Complementi di reti logiche
** ALU
** RAM
** EPROM
* Componenti fisiche di un computer
* Architettura dell'hardware
** L'architettura a livelli▼
** Il Livello 2 (ISA)▼
* Linguaggio Assembly
** Architettura del set di istruzioni
*** Architetture Register-Register (DLX) e Memory-Register (IA16 e IA32).
** Linguaggio Assembly delle CPU IA16.
* La CPU
** Struttura interna di una CPU ad esecuzione sequenziale
* La Memoria▼
*** Controllo e datapath
*** Datapath del DLX
▲* L'architettura a livelli
*** Diagramma degli stati dell’unità di controllo del DLX
*** Prestazioni
▲* Il Livello 0 (Hardware)
** Struttura interna di una CPU in pipeline
▲* Il Livello 1 (Micro Programmazione)
*** Datapath in pipeline del DLX
▲* Il Livello 2 (ISA)
*** Dipendenze e alee
▲* Il Livello 4 (ASSEMBLY)
*** Stalli e unità di forwarding
*** Prestazioni
** Mapping dei chip di memoria e delle periferiche di ingresso/uscita
** Decodifica degli indirizzi
** Decodifica semplificata
** Decodificatori e PAL
** Prestazioni
* Gestione dell’input/output
** Polling ed interrupt
** Interfacce per comunicazioni seriali e parallele
* Progetto di semplici sistemi basati su CPU IA16
** Cicli di bus
** Generazione del segnale di ready
** Calcolo degli stati di wait
== Introduzione al corso di Architetture ==
| |||